Площадь кристалла Nova Lake: 144 МБ кэша L3 требуют около 40 мм²

На прошлой неделе появились данные о размере CCD с 12 ядрами Zen 6. При производстве по техпроцессу TSMC N2 такой чип вместе с 48 МБ кэша L3 должен занимать всего 76 мм². Параллельно появились первые оценки размеров кристаллов Nova Lake. В отличие от Clearwater Forest, предполагаемый крупный общий L3-кэш размещается не в Base-Tile, а вместе с вычислительными ядрами на Compute-Tile.

Инсайдер @9950pro называет площадь более 110 мм² для Compute-Tile Nova Lake с конфигурацией 8P+16E. Версия с тем же количеством ядер, но увеличенным кэшем (bLLC), по его данным, превысит 150 мм². Объем bLLC в этом случае оценивают в 144 МБ, тогда как сам кластер 8P+16E содержит 36 МБ L3.

Таким образом, увеличенный кэш заметно расширяет Compute-Tile. Дополнительные 144 МБ занимают примерно 40 мм². В актуальных техпроцессах TSMC N5/N3 плотность стандартной 6T-SRAM составляет порядка 0,25 мм² на мегабайт. Для 144 МБ это дает около 36 мм² — показатель практически совпадает с оценкой дополнительной площади.

Почему снова TSMC

TSMC упоминают не случайно. AMD производит свои процессоры именно там, и, по имеющимся данным, Compute-Tile Nova Lake также будут изготавливать на мощностях тайваньской компании. Если мобильные Panther Lake (Core Ultra 300) выпускают по техпроцессу Intel 18A, то для Nova Lake Intel вновь обращается к TSMC — как это уже было с Arrow Lake.

Ходят слухи, что некоторые компактные версии Compute-Tile позднее могут перевести на Intel 18A. Однако настольные Nova Lake, вероятно, будут производить по TSMC N2P — так же, как и будущие решения AMD.

Компоновка Compute-Tile Nova Lake, по всей видимости, будет напоминать Arrow Lake, но центральный блок L3 окажется значительно крупнее.

Подход AMD

AMD идет иным путем. Компания увеличит число ядер и объем L3-кэша примерно на 50 %, но благодаря переходу на N2P сохранит почти прежнюю площадь кристалла. Дополнительный L3 реализуют в виде отдельного SRAM-чипа, размещенного под CCD (3D-стек). В результате AMD использует единую версию CCD, а объемный L3-кэш выносит за пределы основной площади кристалла.

О слухах про 700 Вт

Накануне появились сообщения о энергопотреблении Nova Lake на уровне 700 Вт и выше. Однако в большинстве обсуждений отсутствовал контекст: не уточнялось, о каком лимите мощности (PL1, PL2 или кратковременные пики) идет речь и в каких условиях измеряли такие значения.

Помимо K-версий, планируют и массовые модели без дополнительного bLLC. Они обойдутся без большого Last Level Cache, но могут получить до 52 ядер за счет использования базового Compute-Tile.

Первые процессоры Nova Lake представят уже в этом году, однако полноценное развертывание всей линейки ожидается только в 2027 году.

Обновление: уточнены размеры вычислительных кристаллов

Инсайдер Golden Pig опубликовал на Weibo более точные данные о размерах Compute Tile.

Версия с конфигурацией 8P+16E без увеличенного кэша имеет размеры 14,8 × 6,6 мм, что соответствует площади 97,7 мм² — примерно на 10 мм² меньше ранее фигурировавших значений.

Более крупный Compute Tile с теми же 8P+16E, но с дополнительным кэшем, достигает 14,8 × 10,4 мм. Его площадь составляет 153,9 мм².

Таким образом, разница между двумя вариантами Compute Tile ближе к 50 мм², а не к 40 мм², как предполагалось ранее. Сам принцип остается неизменным: увеличенный кэш не только занимает больше площади кристалла, но и повышает себестоимость производства.

Как и сообщалось ранее, оба варианта выпускают по техпроцессу TSMC N2.

Мы рекомендуем ознакомиться с нашим руководством по выбору лучшего процессора Intel и AMD на текущий квартал. Оно поможет выбрать оптимальный CPU за свои деньги и не запутаться в ассортименте моделей на рынке.